Дешифраторы и шифраторы




Из микросхем комбинационного типа при разработке цифровых устройств широко используют дешифраторы, их номенклатура довольно разнообразна.

Микросхема ИДЗ (рис. 79) имеет четыре адресных входа 1, 2,4, 8, два инверсных входа стробирования S, объединенных по И, и 16 ёвыходов 0-15 Если на обоих входах стробирования лог. 0, на том из выходов, номер которого соответствует десятичному эквиваленту входного кода (вход 1 - младший разряд, вход 8 -старший), будет лог. 0, на остальных выходах - лог. 1. Если хотя бы на одном из входов стробирования S лог. 1, то независимо от состояний входов на всех выходах микросхемы формируется лог. 1.

Наличие двух входов стробирования существенно расширяет возможности использования микросхем. Из двух микросхем ИДЗ, дополненных одним инвертором, можно собрать дешифратор на 32 выхода (рис. 80), де-

1-4-11.jpg

шифратор на 64 выхода собирается из четырех микросхем ИДЗ и двух инверторов (рис 81), а на 256 выходов - из 17 микросхем ИДЗ (рис 82)

Микросхема ИД4 (рис 83) содержит два дешифратора на четыре выхода каждый с объединенными адресными входами и разделенными входами стробирования Лог 0 на выходах первого (верхнего по

1-4-12.jpg

1-4-13.jpg

1-4-14.jpg

схеме) дешифратора формируется (аналогично ИДЗ) лишь при наличии на обоих стробирующих входах лог 0 .Соответствующее условие для второго дешифратора - наличие на одном из его входов стробирования лог 1 (вывод 1), а на другом - лог 0 (вывод 2). Такая структура микросхемы позволяет использовать ее в различных вариантах включения. На основе микросхемы ИД4 могут быть построены, в частности, дешифраторы на восемь выходов со входом стробирования (рис 84) и на 16 выходов (рис 85). На девяти микросхемах

1-4-15.jpg

1-4-16.jpg

1-4-17.jpg

ИД4 можно собрать дешифратор на 64 выхода по схеме, подобной рис. 82. Если дополнить микросхему ИД4 тремя элементами 2И-НЕ, можно получить дешифратор на десять выходов (рис. 86).

Микросхема К555ИД5 (рис. 83) аналогична по функционированию ИД4, но имеет выходы с открытым коллектором.

Описанные двоичные дешифраторы являются полными: любому состоянию адресных входов соответствует нулевое состояние некоторого единственного выхода. В ряде случаев, например при двоично-десятичном представлении чисел, удобно использовать неполные дешифра-

1-4-18.jpg

торы, в которых число выходов меньше числа возможных состояний адресных входов. В частности, двоично-десятичный дешифратор содержит десять выходов и не меньше четырех входов. На основе полного дешифратора всегда можно построить неполный на меньшее число входов.

1-4-19.jpg

Однако ввиду широкого использования в устройствах индикации двоично-десятичных дешифраторов в состав серии К 155 специально включен двоично-десятичный дешифратор К155ИД1 с высоковольтным выходом (рис. 87). Дешифратор имеет четыре входа, которые могут подключаться к выходам любого источника кода 1-2-4-8, и десять выходов, которые могут подключаться к катодам газоразрядного цифрового или знакового индикатора

1-4-110.jpg

(анод последнего через резистор сопротивлением 22...91 кОм подключен к полюсу источника постоянного или пульсирующего напряжения 200...300 В).

Схема подключения дешифратора к микросхеме К155ИЕ4, включенной в режим деления на 10 с кодом 1-2-4-6, приведена на рис. 88.

Для подключения микросхемы К155ИД1 к выходам декады на микросхемах ТМ2 (см. рис. 19) или декады по рис. 22 необходим дополнительный элемент И, в качестве которого могут быть использованы два любых маломощных диода (рис. 89) или 1/4 часть интегральной микросхемы ЛИ1.

Для подключения выходов микросхемы К155ИД1 ко входам других микросхем ТТЛ следует принять дополнительные меры по согласованию уровней, поскольку техническими условиями на микросхему К155ИД1 гарантируется выходное напряжение в состоянии лог. 0 не более 2,5 В, что превышает порог переключения микросхем ТТЛ, составляющий около 1,3 В. Практически выходное напряжение микросхем К155ИД1 в состоянии 0 может быть несколько выше или ниже порога пере-

1-4-111.jpg

ключения, поэтому для надежной работы микросхемы-нагрузки в минусовую цепь питания этой микросхемы следует включить кремниевый диод. Такое включение повысит порог переключения примерно до 2 В, что обеспечит ее согласование с дешифратором К155ИД1. Кроме того, поднимется выходной уровень лог. 0 микросхемы примерно до 0,9 В, что вполне достаточно для нормальной работы последующих микросхем.

На рис. 90 приведена схема делителя частоты на 10 с переключаемой в пределах 10...1,1 скважностью выходных импульсов, иллюстрирующая описанные выше правила согласования дешифратора К155ИД1 с микросхемами ТТЛ.

Микросхема К555ИД6 (рис. 91) - неполный дешифратор двоично-десятичного кода 1-2-4-8. Как и микросхема К155ИД1, она имеет четыре адресных входа 1,2,4,8, но ее десять выходов 0-9 выполнены

1-4-112.jpg

1-4-113.jpg

по стандартной схеме. При подаче на входы 1, 2 4,8 кода чисел 0-9 на том выходе, номер которого соответствует десятичному эквиваленту входного кода, появляется лог. 0, на остальных выходах -лог. 1: при входных кодах, соответствующих числам 10-15, на всех выходах - лог. 1.

Микросхема ИД7 (рис. 92) - дешифратор, имеющий три адресных входа 1,2,4, три входа стробирования S, два из которых инверсные, и восемь инверсных выходов. Лог. 0 на одном из выходов может появиться лишь при единственном разрешающем сочетании сигналов на входах стробирования S - на инверсных входах должен быть лог. 0, на прямом - лог. 1. При всех других сочетаниях сигналов на входах S на всех выходах микросхемы -лог. 1. Сигнал лог. 0 при разрешающем сочетании на входах появится на том выходе дешифратора, номер которого соответствует десятичному эквиваленту кода, поданному на адресные входы 1, 2, 4.

1-4-114.jpg

Наличие трех входов стробирования позволяет простыми средствами объединять микросхемы для наращивания разрядности дешифратора. Три микросхемы ИД7 можно объединить в дешифратор на 24 выхода без дополнительных элементов (соединение микросхем DD1 -DD3 на рис. 93), четыре микросхемы и инвертор - в дешифратор на 32 выхода (рис. 93). Дополнив схему рис. 93 еще четырьмя микросхемами ИД7 и инвертором, можно получить дешифратор на 64 выхода.

Микросхема ИД10 (рис. 94) - дешифратор, по функционированию соответствующий микросхеме К555ИД6, но с выходами, выполненными с открытым коллектооом. Для микросхемы К555ИЛ10

1-4-115.jpg

в состоянии лог. 0 ее выходной ток может достигать 24 мА, в состоянии лог. 1 на ее выход можно подавать напряжение до 15 В. Для микросхемы К155ИД10 максимально допустимое напряжение, которое можно подвести к выходу, находящемуся в состоянии лог. 1, также составляет 15 В. Выходное напряжение лог. 0 при втекающем токе 20 мА не более 0,4 В, при токе 80 мА - не более 0,9 В. Указанные выходные параметры позволяют применять микросхему К155ИД10 при построении распределителей с релейными выходами (рис. 95).

1-4-116.jpg

При необходимости увеличения числа выходов стробирование микросхемы можно осуществлять по входу 8. Для примера на рис. 96 приведена схема дешифратора на 64 выхода.

Отметим, что в соответствии с рис. 96 можно при необходимости соединять микросхемы К155ИД1, К555ИД6.

Микросхема КР531ИД14 (рис. 97) содержит два стробируемых дешифратора, каждый с двумя адресными входами 1 и 2, инверсным

1-4-117.jpg

1-4-118.jpg

входом стробирования S и инверсными выходами 0-3. Как и в других дешифраторах ТТЛ-серий, при разрешающем лог. 0 на входе S лог. 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданному на адресные входы 1 и 2. При лог. 1 на входе S на всех выходах дешифратора также лог. 1.

Для получения дешифраторов с большим числом выходов можно соединять микросхемы в соответствии с рис. 98.

1-4-119.jpg

1-4-120.jpg

Функцию, обратную функции дешифраторов, выполняют шифраторы.

Микросхема ИВ1 - приоритетный шифратор (рис. 99). Она имеет восемь информационных входов 0-7 и вход разрешения Е. Выходов у микросхемы пять - три инверсных выходного кода 1,2,4; G -признака подачи входного сигнала и Р - переноса.

Если на всех информационных входах микросхемы лог. 1, на выходах 1,2,4, G - лог. 1, на выходе Р - лог. 0. При подаче лог. 0 на любой из информационных входов 0-7 на выходах 1,2, 4 появится инверсный код, соответствующий номеру входа, на который подан лог. 0, на выходе G'- лог. 0, что

1-4-121.jpg

является признаком подачи входного сигнала, на выходе Р - лог. 1, которая запрещает работу других микросхем ИВ1 при их каскадном соединении. Если лог. 0 будет подан на несколько информационных входов микросхемы, выходной код будет соответствовать входу с большим номером.

Так работает микросхема при подаче на вход Е лог. 0. Если же на входе Е лог. 1 (запрет работы), на всех шести выходах микросхемы лог. 1.

1-4-122.jpg

Две микросхемы ИВ1 можно соединить по схеме рис. 100 для получения приоритетного шифратора на 16 входов.

Если лог. 0 подан на один из входов 0-7, на выходах DD3 появятся младшие разряды прямого выходного кода, на выходе G DD1 - лог. 0, определяющий разряд 8 выходного кода, на выходе Р - лог. 1, являющаяся признаком подачи входного сигнала. Если лог. 0 подать на один из входов 8-15, лог. 1 с выхода Р DD2 запретит работу DD1, младшие разряды на выходах DD3 определяются микросхемой DD2, на выходе 8 выходного кода будет лог. 1.

Таким образом, с выходов 1,2,4,8

устройства по схеме рис. 100 можно снять прямой код, соответствующий номеру входа, на который подан лог. 0.

Микросхемы ИВ1 можно соединять для получения большего числа входов. В этом случае выходы переноса микросхем с большими номерами следует соединить со входами запрета микросхем с меньшими номерами, выходы 1, 2,4 следует через многовходовые элементы И-НЕ подключить к выходам устройства - это будут младшие разряды выходного кода. Выходы G микросхем ИВ1 следует соединить с входами 0-7 еще одной микросхемы ИВ1, с выходов которой можно будет снять старшие разряды кода и признак подачи входного сигнала G (рис. 101). В схемах рис. 100 и 101 сохраняется свойство приоритетности шифраторов - при одновременной подаче лог. 0 на несколько входов выходной код всегда соответствует входу с наибольшим номером.

1-4-123.jpg

Микросхема К555ИВЗ (рис. 102) - приоритетный шифратор. Она имеет девять инверсных входов 1-9 для подачи кодируемого сигнала и четыре инверсных выхода кода 1-2-4-8. В исходном состоянии на всех входах и выходах лог. 1. При подаче на любой из входов лог. 0 на выходах 1-2-4-8 формируется инверсный код номера входа, на который подан лог. 0. Если лог. 0 подан сразу на несколько входов, код на выходе соответствует наибольшему номеру входа, на который подан лог. 0.

1-4-124.jpg

Основное назначение микросхемы - преобразование номера источника сигнала в код, например номера нажатой кнопки. Для примера на рис. 103 показана схема квазисенсорного переключателя на 10 положений, выходными сигналами которого является код 1-2-4-8 нажатой и отпущенной кнопки (аналог переключателя с взаимовыключением).

При включении питания все триггеры микросхемы DD2 устанавливаются в 0, на выходах 1-2-4-8 код 1111, не соответствующий ни одной из нажатых кнопок. Если нажать любую из 10 кнопок SB1 - SB10, на выходе микросхемы DD1 сформируется инверсный код нажатой кнопки (для кнопки SB1 - 1111), этот код поступит на информационные входы микросхемы DD2. Ток через один из резисторов R1 - R10, соответствующий нажатой кнопке, включит транзистор VT1, на его коллекторе появится лог. 0 на время нажатия кнопки. Напряжение на левой обкладке конденсатора С2 начнет уменьшаться и через время,

1-4-125.jpg

в течение которого прекратится дребезг контактов кнопки, достигнет порога переключения элемента DD3.1. На выходе элемента DD3.1 появится лог. 1, на выходе DD3.2 - лог. 0. Изменение напряжения на правой обкладке конденсатора передается на вход элемента DD3.1, в результате чего произойдет скачкообразное переключение элементов микросхемы DD3 в противоположное состояние (рис. 104). Изменение лог. 0 на выходе элемента DD3.3 на лог. 1 приведет к записи инверсного кода с выходов микросхемы DD1 в триггеры микросхемы DD2, на ее инверсных выходах появится прямой код нажатой кнопки.

В момент отпускания кнопки первое размыкание ее контактов приведет к появлению лог. 1 на нижнем по схеме входе элемента DD3.1, вся цепочка элементов микросхемы DD3 переключится. На время дребезга контактов кнопки лог. 1 на верхнем по схеме входе элемента DD3,1 будет поддерживаться за счет положительной обратной связи через конденсатор С2. На выходе микросхемы DD2 сохранится код нажатой кнопки,. Если при нажатой кнопке нажать еще одну, выходной код не изменится, он будет соответствовать первой из нажатых кнопок. Код не изменится и при отпускании кнопок. Если нажать одновременно (с точностью до задержки, вносимой цепью подавления дребезга DD3.1, DD3.2) две или более кнопок, выходной код будет соответствовать кнопке с большим номером.

1-4-126.jpg

В схеме рис. 103 можно использовать и микросхему (несколько микросхем) ИВ1, в этом случае транзистор VT1 излишен. Входной сигнал на схему подавления дребезга необходимо будет подать с выхода G микросхемы ИВ1.

 





На главную





Радио для всех
©
Научно-популярный образовательный ресурс


Создать сайт бесплатно